Motorola 68020

La conception du 68020 fut achevée à l'été 1983 et Motorola l'annonça en juin 1984, à 487 dollars pièce. C'était la réponse à l'essor des stations de travail, qui réclamaient plus de vitesse et plus de mémoire que n'en offrait le 68000.

Motorola le présente comme la première implémentation 32 bits complète de la famille : registres, chemins internes, bus de données et bus d'adresses, tout en 32 bits. L'unité arithmétique passa elle aussi à 32 bits, si bien qu'une addition de 32 bits n'a plus besoin d'être faite en deux moitiés.

Avec 32 lignes d'adresse, le 68020 atteint 4 Go de mémoire, 256 fois ce que le 68000 pouvait atteindre. Il a un cache d'instructions de 256 octets : une petite mémoire dans la puce où restent les instructions utilisées récemment, pour que les boucles n'aient pas à aller sans cesse en mémoire principale. Ce fut le premier 68k doté d'un vrai cache.

Le processeur travaille à la chaîne, avec un pipeline à trois étages : pendant qu'une instruction est exécutée, la suivante est déjà en cours de décodage et une autre en cours de lecture. Il a 18 modes d'adressage, contre 14 pour le 68000, dont l'adressage indirect en mémoire et les index multipliés, utiles aux compilateurs C et Pascal. Il apporta des instructions sur les champs de bits, pratiques pour le graphisme, ainsi que des multiplications et divisions de 32 bits.

Le bus s'adapte tout seul à la largeur de ce qui se trouve en face : 8, 16 ou 32 bits, cycle par cycle. Et il n'y a plus de contraintes d'alignement : lire un mot à une adresse impaire ne provoque plus d'erreur.

Il n'a ni calcul en virgule flottante ni gestion de mémoire intégrés. Pour cela, il dispose d'une interface de coprocesseur qui en accepte jusqu'à huit, comme le coprocesseur mathématique 68881 ou 68882 et l'unité de gestion de mémoire 68851.

Le 68EC020 est la version économique, pensée pour les systèmes embarqués. Selon le manuel de Motorola, les grandes différences sont le bus d'adresses de 24 bits, qui limite la mémoire à 16 Mo, et l'absence de certains signaux de contrôle du bus. Le cache, le pipeline, les instructions et l'interface de coprocesseur sont les mêmes.

Motorola vendait le 68020 à 16,67, 20, 25 et 33,33 MHz (et, au début, aussi à 12,5 MHz), et le 68EC020 à 16,67 et 25 MHz. Le 68020 était livré en PGA céramique de 114 broches ; le 68EC020 existait aussi en QFP plastique de 100 broches, moins cher à souder en série.

Le 68020 fut le processeur du Macintosh II (1987) et du Macintosh LC. On le trouvait dans les stations de travail Sun-3 et dans les Apollo DN3000 et DN4000, ainsi que dans des oscilloscopes HP.

Beaucoup de ces systèmes lui adjoignaient un 68881 ou un 68882 pour les calculs et, dans les stations Unix, une unité de gestion de mémoire, que ce soit la 68851 de Motorola ou une conçue par le fabricant.

La première grande accélératrice de Commodore fut l'A2620, de 1988, pour le slot processeur de l'A2000 : un 68020 à 14 MHz, avec l'unité de gestion de mémoire 68851, un coprocesseur 68881 et 2 ou 4 Mo de mémoire 32 bits.

L'Amiga 1200 et le CD32 embarquent un 68EC020 à 14 MHz, en QFP de 100 broches soudé à la carte. C'est la pièce marquée MC68EC020FG16, prévue pour 16 MHz mais utilisée à 14,19 MHz sur les machines PAL et 14,32 MHz sur les NTSC. Sans Fast RAM, l'A1200 tourne bien en dessous de ce que le processeur peut donner, car il doit se disputer la Chip RAM avec les puces graphiques.